[INTERN-APPRENTICE] Developpement Packaging Engineer

Be visionary

Teledyne Technologies Incorporated provides enabling technologies for industrial growth markets that require advanced technology and high reliability. These markets include aerospace and defense, factory automation, air and water quality environmental monitoring, electronics design and development, oceanographic research, deepwater oil and gas exploration and production, medical imaging and pharmaceutical research.​

We are looking for individuals who thrive on making an impact and want the excitement of being on a team that wins.

Job Description

Teledyne e2v Semiconductors SAS, situé à Saint-Egrève (9 km de Grenoble), est spécialiste du semi-conducteur depuis 1955. Notre société conçoit et fabrique des composants et des systèmes électroniques de très haute fiabilité pour les marchés aérospatial, défense, médical, industriel et scientifique.

Notre site de 400 collaborateurs rassemble des équipes de recherche et développement, des ateliers de production et des services support. Ils nous font confiance : la NASA, l’Agence Spatiale Européenne (ESA), le CNES, Boeing, Airbus, et bien d’autres encore !

Titre du poste : Apprentissage développement de package semi -conducteur / packaging designer

Lieu : Saint-Egrève

Type de contrat : Apprentissage cycle ingénieur (3 ans)

Au sein de la division Semiconducteurs, l’équipe de développement de package intervient sur la conception et le développement de boîtiers électroniques haute fiabilité pour des composants complexes, notamment des convertisseurs de données et des microprocesseurs destinés aux applications spatiales, aéronautiques et défense.

Le développement de package est un domaine transverse, à l’interface entre la conception électronique, la microélectronique, la mécanique, la thermique, l’intégrité du signal, l’intégrité d’alimentation, l’assemblage, la qualification et les fournisseurs.

Dans un contexte de montée en complexité des produits et des projets, l’équipe souhaite intégrer un apprenti afin de renforcer progressivement ses activités de développement, tout en capitalisant les méthodes et le savoir-faire métier.

Description de l'alternance sur 3 ans :

L’objectif de l’alternance est de vous faire monter progressivement en compétence sur les multiples domaines métier d’ingénieur développement de package, en commençant par des activités liées aux outils utilisés, méthodologie, et de capitalisation, avant de contribuer à des sujets de développement plus opérationnels.

Vous serez accompagné par les ingénieurs de l’équipe et interviendrez progressivement au cours des phases d’apprentissage sur les missions suivantes.

Missions principales

Méthodologie :

• Participer à la capitalisation des bonnes pratiques issues des projets et des retours d’expériences
• Contribuer à la mise à jour de documents techniques, guides, checklists et supports métier
• Participer à l’amélioration continue des méthodes de développement package et au Trade off d’outil de simulation

Flux de conception des boîtiers microélectroniques mono ou multicouches organiques ou céramiques (BGA, FlipChip, Wire-Bonding, …) :

• Participation à l’identification des besoins des clients.
• Participation à la définition des solutions techniques et à la rédaction de la spécification technique du boitier.
• Interagir avec les fabricants de packaging afin d’obtenir une solution technique et un devis tout au long du processus de conception.
• Interagir avec les équipes projet (concepteurs de puces, chef de projet, etc.)
• Création de bibliothèque de composants (Symbole, footprint, 3D) pour alimenter et mettre à jour les designs sous Cadence APD
• Réaliser la conception, le routage et les Drawings du boîtier (Cadence APD, AutoCAD, Solidworks) conformément aux contraintes et au planning initialement définis.
• Effectuer les simulations électriques, thermiques et mécaniques lorsque nécessaire (Ansys HFSS, Icepack, Solidworks).
• Réaliser les vérifications DRC conformément aux méthodologies e2v.
• Conduire les différentes revues de conception, y compris la revue finale avant lancement en fabrication.
• Assurer le rôle d’expert conception vis‑à‑vis des assembleurs (instructions d’assemblage, etc.).

Etude d’architecture de packaging avancée :

• Etude d’architecture de boitier System In Package (SIP)
• Etude et optimisation de réseau de distribution d’alimentation (PDN) à faible bruit
• Etude et optimisation de lignes de transmissions haute fréquence jusqu’à 60GHz

Compétences recherchées :

• Curiosité technique pour le packaging microélectronique : boîtiers, assemblage, substrats, intégrité des signaux
• Notions de routage de PCB et/ou Electronique hardware
• Rigueur, sens de l’organisation, autonomie progressive
• Capacité à rédiger une documentation claire et structurée
• Anglais professionnel lu et écrit (niveau B2 minimum – environnement international)
• Esprit d’équipe : l’équipe est petite, la collaboration directe est au quotidien

Formation :

Electronique, microélectronique, semiconducteur

Ecoles : Phelma, INSA, Centrale, Supélec, Polytech, Ecole des mines, Arts et métiers, …

Teledyne and all of our employees are committed to conducting business with the highest ethical standards. We require all employees to comply with all applicable laws, regulations, rules and regulatory orders. Our reputation for honesty, integrity and high ethics is as important to us as our reputation for making innovative sensing solutions.

. ​